Tiger Lake od Intelu se ozval: více L3 cache a AVX-512

Intel Tiger Lake mají v příštím roce navázat na dnešní Ice Lake, takže půjde o 10nm procesory, které by mohly dle následujícího výtažku z prezentace zaujmout především grafikou Xe, čili 12. generací. 

 

 

My se nyní dozvídáme, že konkrétně Tiger Lake-U mají nabídnout ne 8 MB, ale 12 MB L3 cache a k tomu také instrukce AVX-512. Z hlediska cache to znamená 50% zvýšení na 3 MB na jedno fyzické jádro. Jak se dalo očekávat, Tiger Lake-U budou čtyřjádrové procesory z Hyperthreadingem a potvrzuje se využití procesorových jader Willow Cove, která nastoupí za dnešní Sunny Cove v Ice Lake. 

 

 

Co se týče pracovních taktů, z uváděného 1 GHz až 3,4 GHz nelze dělat závěry, neboť aktuálně nemůže být k dispozici nic jiného než rané inženýrské vzorky, což znamená, že takty určitě ještě nejsou konečné. Nicméně pro takový předprodukční ultramobilní model nevypadá 3,4 GHz zrovna zle. 

 

Podporu AVX-512 šlo očekávat, však ji mají i Sunny Cove, ovšem mezi flags chybí avx512_bf, kterou by šlo očekávat v případě, že by se chystala i podpora instrukcí bfloat16. Ale ani to není nic podivného, však ultramobilní čipy asi nebudou použity pro trénování či provoz hlubokých neurálních sítí, čili prostě pro AI, jako jsou chystané Xeony generace Cooper Lake. 

 

 

Zajímavá je tak především přepracovaná L3 cache, která může představovat další velké změny v architektuře nových procesorových jader Willow Cove, ale jaké změny to mohou být, to zatím nevíme.

 

Generace Tiger Lake je očekávána v příštím roce a pravděpodobně bude založena už na vylepšené verzi 10nm procesu (10nm+). 

 

Zdroj: Tom's Hardware