Intel představil FPGA Stratix 10 MX, skládá se ze sedmi čipů

Zrovna včera jsme se pozastavili nad tím, co znamená v případě GPU Navi od AMD slovo "škálovatelné", které je evidentně velice důležité, že se dostalo do grafické roadmap, která sama o sobě rozhodně ukecaná není. Mohlo by to znamenat právě to, co nám ukazuje nový Intel Stratix 10 MX. 

 

 

Toto FPGA (field programmable gate array) se totiž skládá už rovnou ze sedmi samostatných čipů, které jsou k hlavnímu čipu připlácnuty ze všech stran a evidentně jsou propojeny pomocí technologie EMIB pomocí malých křemíkových můstků integrovaných přímo v substrátové destičce. Alternativou by mohl být celý křemíkový interposer pod všemi čipy, jaký můžeme vidět na GPU AMD Vega, ale ten tu viditelně není. EMIB je tak vzhledem k šířce rozhraní HBM2 jediná možnost, která dovolí takové spojení více čipů a Intel konec konců nasazení této technologie potvrzuje. 

 

Dále je třeba si uvědomit, že samotné paměti HBM2 jsou multičipová pouzdra, ovšem oproti celému MCM Stratix s tím rozdílem, že jednotlivé čipy jsou v nich navrstveny a propojeny vertikálně pomocí TSV (Through-Silicon Via). Když se tak díváme na toto řešení, pak už nám může multičipové GPU připadat jako schůdné řešení a možná že něco takového bude za několik let už naprosto standardní způsob, jakým bude zajištěn další pokrok. 

 

 průřez FPGA ukazuje spojenou hlavní jednotku s transceivery pomocí EMIB

 

A na co může být použitý nový Stratix 10 MX? Na to neexisuje krátká odpověď, neboť se může uplatnit jako akcelerátor v široké škále úloh v oblasti HPC (high-performance computing), datových centrech, sítích, atd. Například v HPC může Stratix posloužit pro komprimaci a dekomprimaci obrovských toků dat a jejich přesuny, což může dělat efektivně bez zatěžování klasických procesorových jader. Paměti HBM2 poskytnout Stratixu propustnost 512 GB/s, takže jde už o verze s propustností 2 Gb/s na pin a co se týče výrobní technologie, posloužila stále ještě 14nm FinFET. 

 

Zdroj: TZ Intel