Běžné Cannon Lake mají nabídnout podporu AVX-512

Zprávu o podpoře instrukcí AVX-512 v běžných spotřebitelských procesorech Intel Cannon Lake a Ice Lake přinesl Anton Shilov ze serveru Anandtech, který tak soudí dle dokumentů, jež Intel připravil pro softwarové vývojáře. Týká se to také může dalších různých rozšíření základních instrukcí AVX-512, ale to není dosud jasné. 

 

 

Instrukce AVX-512 jsou primárně určeny pro servery či pracovní stanice, neboť slouží ke zpracování velkých objemů dat pro různé simulace, analýzy, AI a hluboké učení, zpracování videa/audia, kryptografii, atd. V těchto úlohách tak mají s příslušnou softwarovou podporou nabídnout vyšší výkon, a tak není divu, že se objevily také v nabídce výkonných akcelerátorů Xeon Phi. 

 

Do AVX-512 také patří různá rozšíření, což jsou AVX512F, AVX512CD, AVX512DQ, AVX512BW nebo AVX512VL a i ta by se mohla dostat do nových 10nm procesorů Intelu, ale je dost dobře možné, že si je Intel ponechá právě pro servery a pracovní stanice, nebo alespoň pro vyšší řady procesorů jako Core i7. 

 

Pro Intel to bude znamenat vyšší náklady, neboť integrace těchto instrukcí si vyžádá svůj potřebný prostor na čipu, přičemž podpora ze strany aplikací využívaných právě na běžných počítačích je zatím mizivá. 

 

Procesory Cannon Lake si také chystají nové kryptografické instrukce, které doplní dnes dobře známé AES-NI pro AES šifrování. Jde o instrukce SHA-NI, které mají podobnou základnu a určeny jsou pro šifrovací algoritmy SHA1, SHA256 a SHA224 (AMD ve svých Ryzen má instrukce SHA již nyní). Tyto procesory budou obsahovat také zabezpečovací mechanismus UMIP, jenž zabrání spuštění jistých instrukcí v případě, že na to nemají potřebná práva. 

 

Procesory Ice Lake tuto nabídku doplní ještě o instrukce Fast Short REP MOV, jež urychlí přesuny velkých objemů dat v paměti, což tak logicky přinese výhodu pro aplikace pracující s tak velkými objemy. Počítá se přitom s paměťmi DRAM i s NVDIMM, čili s paměťmi flash integrovanými v modulech DIMM. Z procesorů Skylake-SP si Ice Lake také vypůjčí příkaz CLWB (Cache Line Write Back) z NVMe pro lepší správu SSD napojených přímo na procesor. CLWB slouží pro vyčištění zapisovací cache, ale samotná data tím nejsou zničena a zůstávají v dané paměti stále k dispozici pro případ, že by přece jen ještě byla potřeba, což v některých případech zvyšuje výkon. I to bude potřeba pro chystané NVDIMM, jež Intel plánuje založit na vlastních pamětech 3D XPoint. 

 

 

Zdroj: Anandtech